博客藏经阁丛书 深入浅出玩转FPGA 第3版

一部分 基础普及 2

记1 初识FPGA 2

、关于FPGA的一些基本概念 2

、关于FPGA的基本结构 6

记2 应用领域 11

、逻辑黏合与实时控制 11

、信号采集处理与协议实现 12

、原型验证系统、片上系统与其他应用 12

记3 开发流程 14

、需求分析到模块划分 15

、设计输入到综合优化 15

、实现到时序收敛 16

、仿真测试到板级调试 16

二部分 基本语法 20

记4 语法学习的经验之谈 20

记5 可综合的语法子集 23

、模块声明类语法：module…endmodule 23

、端口声明：input，output，inout 23

、参数定义：parameter 24

、信号类型：wire，reg等 25

、比较判断：if…else，case…default…endcase 26

、循环语句：for 27

、任务定义：task…endtask 27

、连续赋值：assign，问号表达式（？：） 27

、always模块 28

、运算操作符 28

一、赋值符号：=和＜= 29

记6 代码书写规范 30

、代码书写规范 30

、标识符 30

、格式 32

、注释 32

记7 代码风格 33

、代码风格概述 33

、寄存器电路的设计方式 33

、同步以及时钟的设计原则 37

、双向引脚的控制代码 39

、提升系统性能的代码风格 40

三部分 设计技巧与思想 48

记8 漫谈状态机设计 48

、状态机的基本概念 48

、3种不同状态机写法 49

记9 复位设计 57

、异步复位与同步复位 57

、复位与亚稳态 59

、异步复位、同步释放 60

、PLL配置后的复位设计 61

记10 FPGA重要设计思想及工程应用 63

、速度和面积互换原则 63

、乒乓操作及串／并转换设计 64

、流水线设计 65

、逻辑复制与模块复用 67

、模块化设计 68

、时钟设计技巧 71

记11 基于FPGA的跨时钟域信号处理 74

、同步设计思想 75

、单向控制信号检测 79

、专用握手信号 81

、搞定亚稳态 84

、借助于存储器 88

四部分 仿真测试 92

记12 简单的Testbench设计 92

、Testbench概述 92

、基本Testbench的搭建 93

记13 Testbench书写技巧 98

、封装有用的子程序 98

、关于变量的定义 99

、HDL的并行性 100

、结构化Testbench 101

、读／写紊乱状态 105

、防止同时调用task 107

记14 测试用例设计 109

、模拟串口自收发通信 109

、乘法器全覆盖测试 113

、可重用MCU读／写设计 117

五部分 时序分析 122

记15 时序分析基础 122

、基本的时序分析理论 122

、时钟、建立时间和保持时间 126

、基本时序路径分析 129

、reg2reg路径的时序分析 132

记16 reg2pin时序分析案例 135

记17 pin2reg时序分析案例 141

记18 基于TimeQuest的时序分析 147

、从Technology Map Viewer分析Clock Setup Slack 147

、基于TimeQuest的reg2reg之Th分析 149

、添加时序例外 151

、多周期约束的基本用法 153

、Quartus Ⅱ流水线均衡负载设置实例 157

、读SRAM时序约束分析 162

、源同步接口的时序模型 165

、recovery时序优化一例 170

、基于Chip Planner的时序优化一例 175

六部分 实践经验与感悟 182

记19 系统架构思想 182

、FPGA到底能做什么 182

、DMA无处不在 184

、图片显示速度测试报告 187

、仲裁逻辑设计要点 190

、硬件加速：用起来很美 192

、数据吞吐量预估一例 195

、秒杀FPGA片间通信 197

、FPGA+CPU：并行处理大行其道 200

记20 实践应用技巧 203

、被综合掉的寄存器 203

、Verilog中宏定义位宽带来的问题 204

、Verilog代码可移植性设计 208

、Cyclone器件全局时钟尽在掌控 211

、Cyclone Ⅲ原型开发调试 215

、M4K使用率 218

、榨干FPGA片上存储资源 218

、存储器实现方式转换 225

、关于MAX Ⅱ上电和复位的一点讨论 229

、基于Altera FPGA的LVDS配置实例 232

一、用FPGA的差分输入实现A/D转换 237

二、守株待兔，收效显著 238

记21 板级调试 241

、复用引脚，陷阱多多 241

、EPCS芯片的信号完整性问题 242

、都是I/O弱上拉惹的祸 244

、被忽略的硬件常识——I/O电气特性 246

、PLL专用输出引脚带来的反思 248

、毛刺滤波的一些方法 249

、基于FPGA的LVDS差分阻抗设计应用实例 252

、使用FPGA时钟展频技术搞定RE测试 262

七部分 项目案例 268

记22 DIY逻辑分析仪 268

、背景介绍 268

、功能需求及模块划分 269

、数据采集、触发及存储 272

、基于VGA的显示界面设计 274

记23 DIY数码相框 277

、背景介绍 277

、功能需求及模块划分 278

、SPI接口控制 281

、SD卡数据存储结构与FAT16文件系统 283

、SD卡初始化及读操作 293

、SDRAM控制器设计 296

、BMP格式图片显示 297

八部分 网络杂文 308

记24 苦练基本功 308

、datasheet要看原版 308

、开发工具要熟练 309

、焊接功底要扎实 309

、不要厌烦写文档 310

记25 永远忠于年轻时的梦想 313

记26 年轻正当时 315

记27 FPGA工程师：持守梦想or屈于现实 317

考文献 320